近期，电子设计自动化（EDA）领域顶级会议Design Automation Test in Europe（欧洲设计自动化与测试会议）（DATE 2026）揭晓论文录用榜单，无码流出 牛丹老师团队在融合人工智能/大模型的大规模集成电路瞬态仿真加速技术和大规模电路方程LU分解加速领域取得新的进展，4篇论文被该EDA领域顶级国际会议收录。相关工作得到国家重点研发计划项目、国自然重点和面上项目、江苏省优青项目、国家级青年人才项目支持。

  DATE会议是电子设计自动化、嵌入式系统设计和硬件测试验证领域的顶级国际会议之一，与DAC、ICCAD并列为EDA三大旗舰会议。 DATE会议每年在欧洲不同城市举办，目前已经举办超过28届，是EDA领域规模宏大、影响深远、历史悠久的顶级会议。

部分论文介绍如下：

  论文1：MISP-Net：基于多步不规则序列预测的电路瞬态仿真加速

  在大规模集成电路的版图后仿真中，瞬态分析（TA）对于确定电路时域响应至关重要，但其耗时非常长，特别是在没有正确设置牛顿-拉夫逊（NR）迭代初始解和准确的局部截断误差（LTE）估计下，瞬态仿真会出现大量的回退步从而带来低仿真效率。在本研究中，提出了一种新颖的多步不规则序列预测模型（MISP-Net），仅使用一次推理时间即可预测多个 NR 初始解和精确的 LTE 估计从而大幅降低瞬态回退步。该模型由不规则多时间步预测模块（IMTP）和不规则多步解预测模块（IMSP）构成。同时提出轻量级多通道不规则时间注意力（MITA）和双分支不规则特征金字塔结构（DIFP）以提高不规则预测精度。算法在国产商业 SPICE 仿真器上实现，并在大量商业大规模电路上测试评估。与国产商业仿真器原有算法相比，实现了显著的后退步数减少：对于 NR 不收敛情况，减少幅度平均高达 78.57%，对于 LTE 超限情况，减少幅度平均高达 76.62%。此外所提模型的NR 初始解预测时间相比最先进的 ISPT-Net 模型显著缩短，最多可缩短 5.58 倍。

  论文2：图增强型大语言模型（GE-LLM）：面向晶体管级电路仿真加速的高效新框架

  直流分析（DC analysis）在大规模非线性电路仿真中至关重要，为瞬态分析和交流分析提供必要前提。伪瞬态分析（PTA）及其变体在商业SPICE仿真器的直流分析中广泛使用，但为特定电路选择最优PTA方法仍是一大挑战。为此，论文首次把大语言模型用于电路仿真，融合图神经网络（GNNs）与大语言模型（LLMs）提出了一种新颖的最优PTA方法选择框架GE-LLM。框架首先将电路网表转换为图表示，通过基于GNN的图编码器捕捉电路关键拓扑结构。随后，一种文本-图对齐策略搭建起电路拓扑与其文本描述的桥梁，使LLM能够有效理解多模态信息。最后，论文引入多视角小样本提示词工程，通过让模型从有限电路示例中进行有效的上下文学习，缓解数据稀缺问题。算法已在国产商用SPICE仿真器中实现，实验结果表明，GE-LLM的PTA方法选择准确率高达0.9714，显著提升了直流分析效率。与国产商用SPICE仿真器目前所用算法相比，PTA步数平均加速2.89倍（最高12.14倍），牛顿-拉夫逊迭代次数平均加速3.45倍（最高30.39倍）。

  作为支撑数千亿半导体产业“皇冠上的明珠”和制约后摩尔时代半导体产业发展的关键瓶颈之一，EDA工具已成为全球半导体产业竞争日益激烈下的必争之地，也将是国家发展战略的重中之重。在EDA中，快速准确的大规模电路仿真技术将是支撑后摩尔时代模拟及混合集成电路智能、敏捷设计的关键核心。近年来，无码流出 牛丹老师团队聚焦人工智能与大规模集成电路瞬态仿真和芯粒（Chiplet）电热仿真加速交叉方向提出了一系列优化策略，2025年在DAC、ICCAD、DATE、IEEE TC、ICCV、AAAI等EDA/人工智能领域的顶级国际会议、期刊上发表论文10余篇。在应用方面，团队与多家国内头部EDA公司开展广泛产学研合作，将算法研究成果在工业界应用落地，在大规模集成电路电路生成、直流分析、瞬态分析、IR Drop、芯粒热仿真等一系列芯片设计验证重要环节中为客户提供核心算法支撑。